## PATENT ABSTRACTS OF JAPAN

(11) Publication number: 09284096 A

(43) Date of publication of application: 31.10.97

(51) Int. CI

H03H 19/00

H03M 1/08

H03M 1/50

H03M 3/02

(21) Application number: 08098013

(22) Date of filing: 19.04.96

(71) Applicant:

**HITACHILTD** 

(72) Inventor:

KITA MASAHITO OKAZAKI TAKAO

## (54) SWITCHED CAPACITOR CIRCUIT


(57) Abstract:

PROBLEM TO BE SOLVED: To permit the influence of feed-through noise to be min. and to improve the arithmetic precision of an integrating equipment, etc., and the converting precision of an A/D converter by setting the timing of the control clock of a switches so as to permit feed-through noise not to give difference to the arithmetic result of an operation amplifier.

SOLUTION: When the switches are turned off in order of SW4→SW1, a node N2 becomes floating and, then, the switch SW1 is turned off so that feed-through noise generated by the switch SW1 is not stored in sampling capacitance C1. When the switches are turned on in order of SW3→SW2, the potential of the node N2 is the same as that of the node N3 before turning on the switch SW2 so that feed-through noise generated at the time of turning on SW3 is fixed regardless of the charging voltage of sampling capacitance C1 and the variation of integrating precision owing to feed-through noise is prevented. Therefore, the influence of voltage dependence in feed-through noise which is generated in

the switches SW1-SW4 is restricted to min.

COPYRIGHT: (C)1997,JPO



## (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平9-284096

(43)公開日 平成9年(1997)10月31日


(51) Int.Cl. <sup>6</sup>		識別記号	庁内整理番号	FΙ		技術表示簡所		
H03H	19/00		9274-5 J	H03H 1	9/00			
H03M	1/08	·	9382-5K	H 0 3 M	1/08		A	
	1/50				1/50			
	3/02			3/02				
				<b>永龍査審</b>	未請求	讃求項の数 6	OL (全 8 頁)	
(21)出願番号		特願平8-98013		(71)出願人	000005108			
					株式会社	土日立製作所		
(22)出願日		平成8年(1996)4		東京都一	F代田区神田駿河	可台四丁目 6番地		
			(72)発明者	北 雅人 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 岡崎 孝男				
							(72)発明者	
					東京都管	肾梅市今井2326都	降地 株式会社日立	
				}	製作所え	デパイス開発セン	ンタ内	
				(74)代理人	弁理士	大日方 宮雄		

## (54) 【発明の名称】 スイッチドキャパシタ回路

# (57)【要約】

【課題】 スイッチドキャパシタ積分回路において、積分結果に加算されるスイッチのフィードスルーノイズによる誤差の入力電圧依存性を低減する。

【解決手段】 正相、及び逆相積分型スイッチドキャパシタ回路のスイッチオン、オフのタイミングを工夫して、入力電圧によって変動するフィードスルーノイズが、積分ノード点(オペアンプの(一)端子)に影響しないようにする。正相積分型の場合には、サンプリングから積分動作に移るときは、まず、サンプリング容量の対基準電位側のスイッチをオフし、入力電圧側のスイッチをオフする。次にサンプリング容量と積分ノード点を先に接続し、容量と基準電位を接続する。また、逆相積分型の場合には、積分動作に入るときサンプリング容量と積分ノード点を接続してからサンプリング容量と入力電圧側を接続し、積分動作を終わるときは、サンプリング容量と入力電圧側を切断する。



## 【特許請求の範囲】

【請求項1】スイッチのオン、オフ時に生じるフィード スルーノイズがオペアンプの演算結果に誤差を与えない ようにスイッチの制御クロックのタイミングを設定した ことを特徴とするスイッチドキャパシタ回路。

【請求項2】入力信号を基準電位に対してサンプリング し、その結果をオペアンプを用いて積分する正相積分型 スイッチドキャパシタ回路において、サンプリング時に 動作するスイッチのサンプリング動作終了時に基準電位 側のスイッチを先に切断しその後に入力信号側のスイッ 10 チを切断させるとともに、積分時に動作するスイッチの 積分動作開始時にオペアンプの反転入力端子側スイッチ を先に接続しその後に基準電位側のスイッチを接続させ るようにしたことを特徴とするスイッチドキャパシタ回 路。

【請求項3】サンプリング容量を両端とも基準電位に接 続させておき、積分時にその一方を入力信号に接続し、 他方をオペアンプの反転力端子に接続する逆相積分型ス イッチドキャパシタ回路において、積分動作終了時に、 オペアンプの反転入力端子側スイッチを切断しその後に 20 入力信号側のスイッチを切断するとともに、積分動作開 始時に、オペアンプの反転入力端子側スイッチを接続し その後に入力信号側のスイッチを接続させるようにした こと特徴とするスイッチドキャパシタ回路。

【請求項4】請求項1、請求項2または請求項3に記載 のスイッチは、Pチャンネル型MOSFETとNチャン ネル型MOSFETとにより構成されたCMOSスイッ チであることを特徴とするスイッチドキャパシタ回路。

【請求項5】上記スイッチの制御クロックは、基準とな るクロックとそれを遅延させて生成したクロックである 30 ことを特徴とする請求項4に記載のスイッチドキャパシ タ回路。

【請求項6】アナログ積分器と、該アナログ積分器の出 力をD/A変換するD/A変換器と、該D/A変換器の 出力と入力信号との差をとって上記アナログ積分器に供 給するΔ-Σ型A/D変換器であって、上記アナロ積分 器が請求項1、請求項2、請求項3、請求項4または請 求項5に記載のスイッチドキャパシタ回路により構成さ れていることを特徴とするΔ-Σ型A/D変換器。

## 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体集積回路技 術さらにはMOSトランジスタと容量とからなるスイッ チドキャパシタ回路におけるスイッチのフィードスルー ノイズ誤差の低減に適用して有効な技術であり、 例えば スイッチキャパシタ回路を用いた積分器に利用して有効 な技術に関する。

[0002]

【従来の技術】抵抗を含む回路を半導体集積回路化する にあたり抵抗をMOSFETからなるスイッチとキャパ 50

シタとに置き換えたスイッチドキャパシタ回路がある。 スイッチドキャパシタ回路においては、スイッチMOS FETがオン、オフ動作されるときにそのゲートとソー ス、ドレインとの間に存在する寄生容量を介してソー ス、ドレイン側に伝わるいわゆるフィードスルーノイズ が問題となる。

【0003】従来、スイッチドキャパシタ回路を用いた 積分器におけるフィードスルーノイズによる誤差の低減 に関しては、特公平6-91419号公報に示されるも のがある。この先願発明は、回路がサンプリング状態か ら積分状態に移行する時に、オフするスイッチのタイミ ング(順序)を考慮して、フィードスルーノイズ誤差の 影響を低減させるものである。

[0004]

(2)

【発明が解決しようとする課題】しかしながら、この技 術には2つの欠点がある。第1に、フィードスルーノイ ズは、そのスイッチMOSFETのソース、ドレイン間 にかかる電圧によって大きさが変動するという特性があ るにもかかわらず、前記先願発明ではスイッチをオフす るタイミングのみ考慮し、オンするタイミングに関して は何ら対処していないため、フィードスルー誤差の電圧 依存性を最小限に抑えられないこと。第2に、前記先願 発明では、周期が同一でデューティの異なる2つのクロ ックが必要になるため、回路が複雑になることである。 【0005】スイッチドキャパシタ回路を用いて演算精

度の高い積分器やA/D変換器を実現するには、フィー ドスルーノイズの影響を無視することは不可能である。 このノイズがスイッチ両端の電圧によらず、積分結果に 一定に加算されるようにすれば、スイッチドキャパシタ 回路で発生するフィードスルーノイズによる誤差を最小 限に抑えることができる。

【0006】この発明の目的は、フィードスルーノイズ の影響を最小限にできるスイッチドキャパシタ回路を実 現し、もって積分器等の演算精度やA/D変換器の変換 精度を向上させることにある。

【0007】この発明の前記ならびにそのほかの目的と 新規な特徴については、本明細書の記述および添附図面 から明らかになるであろう。

[0008]

40 【課題を解決するための手段】上記目的を実現するため に、本発明では、スイッチドキャパシタ回路のスイッチ をオフするタイミングに加えて、スイッチをオンするタ イミングについても考慮して、スイッチのオン、オフ時 に生じるフィードスルーノイズがオペアンプの演算結果 に誤差を与えないようにスイッチの制御クロックのタイ ミングを設定するようにしたものである。

【0009】具体的には、入力信号を基準電位(アナロ ググランド)に対してサンプリングし、その結果をオペ アンプを用いて積分する正相積分型スイッチドキャパシ タ同路の場合、サンプリング動作終了時には、アナログ 3

グランド側のスイッチが切断された後に入力信号側のスイッチが切断され、また、積分動作開始時には、オペアンプの反転入力端子側のスイッチが接続された後にアナロググランド側のスイッチが接続されるようにした。

【0010】また、サンプリング容量を両端とも基準電位に接続しておき、積分時に容量の一方の端子を入力端子に接続し、他方の端子をオペアンプの反転入力端子に接続する逆相積分型スイッチドキャパシタ回路の場合、積分動作終了時には、オペアンプの反転入力端子側のスイッチが切断された後に入力信号側のスイッチが切断され、積分動作開始時には、オペアンプの反転入力端子側のスイッチを接続した後に入力信号側のスイッチが接続されるようにする。

【0011】上記した手段によれば、フィードスルーノイズ誤差の電圧依存性を最小限に抑えることができ、また、スイッチをオンする順序とオフする順序が同じになるため、必要な2種類のスイッチ制御用クロックは、一つのクロックからこれを単純に遅延させることで作ることが可能となる。

## [0012]

【発明の実施の形態】図1は、本発明が適用された正相積分型スイッチドキャパシタ回路の一実施例を示す。この実施例のスイッチドキャパシタ回路(積分器)は、アナログ信号が入力される入力端子INとノードN1の間に接続されたスイッチSW1と、ノードN1と基準電位としてのアナロググランドAGNDとの間に接続されたスイッチSW2と、オペアンプAMPと、オペアンプAMPの反転入力端子(一端子)とノードN2との間に接続されたスイッチSW3と、ノードN2とAGNDとの間に接続されたスイッチSW4と、上記ノードN1とN2との間に接続されたサンプリング容量C1と、オペアンプAMPの出力端子と反転入力端子(一端子)との間に接続された積分容量C2とから構成されている。

【0013】また、上記各スイッチSW1~SW4は、それぞれNチャンネルMOSFETとPチャンネルMOSFETとが並列に接続されたCMOSスイッチで構成されており、各スイッチのペアのMOSFETは、そのゲート端子に逆相の制御クロックが印加されることで同時にオン・オフ動作される。

【0014】すなわち、上記スイッチSW1は、Nチャンネル型MOSFET Q11とPチャンネル型MOSFET Q11とPチャンネル型MOSFET Q12とで構成されており、各々そのゲート端子に逆相の制御クロック $\phi$ 22と/ $\phi$ 22が印加されることで同時にオン・オフ動作される。また、上記スイッチSW2は、Nチャンネル型MOSFET Q21とPチャンネル型MOSFET Q22とで構成されており、各々そのゲート端子に逆相の制御クロック $\phi$ 12と/ $\phi$ 12が印加されることで同時にオン・オフ動作される

4

ル型MOSFET Q31とPチャンネル型MOSFE T Q32とで構成されており、各々そのゲート端子に逆相の制御クロック $\phi$ 11と/ $\phi$ 11が印加されることで同時にオン・オフ動作される。上記スイッチSW4は、Nチャンネル型MOSFET Q41とPチャンネル型MOSFET Q42とで構成されており、各々そのゲート端子に逆相の制御クロック $\phi$ 21と/ $\phi$ 21が印加されることで同時にオン・オフ動作される。なお、上記制御クロック/ $\phi$ 11、/ $\phi$ 12、/ $\phi$ 21、/ $\phi$ 22は、それぞれ $\phi$ 11、 $\phi$ 12、 $\phi$ 21、 $\phi$ 22をインバータを用いて反転させることで得られる。図1にはこのうちクロック $\phi$ 22を反転するインバータGが代表的に示されている。

【0016】図2には図1のスイッチドキャパシタ回路におけるサンプリング時および積分動作時の各スイッチSW1~SW4の状態が、また図5に上記制御クロックφ11~φ22のタイミングが示されている。図5において、T1はサンプリング期間、T2は積分期間である。φ1,φ2は基準となるクロックである。サンプリング期間T1中は制御クロックφ21,φ22がハイレベル、φ11,φ12がロウレベルにされて、スイッチSW1~SW4は、図2(a)に示すような状態にされる。これによって、サンプリング容量C1が入力端子INとアナロググランドAGNDとの間に接続されて、そのとき入力端子INに入力されている信号の電位に応じた電荷が容量C1に蓄積される。

【0018】図1の正相積分型回路は、入力端子INか ら入力される信号の電位によってノードN1の電位は変 動するが、ノードN2は、常に基準電圧(アナロググラ ンドAGND) と同電位である。積分結果にスイッチの フィードスルーノイズによる誤差が表われないようにす るには、ノードN3にフィードスルーノイズによる影響 を与えないようにする必要がある。よって、この実施例 ではスイッチSW1, SW4のオフタイミングおよびス イッチSW2, SW3のオンタイミングが重要となる。 【0019】スイッチSW1、SW4をオフする動作 は、サンプリング→積分のときに起こる。この際に、ス イッチSW4→SW1の順にオフすると、先ずノードN 2がフローティングになってからスイッチ SW1 がオフ するので、サンプリング容量C1にスイッチSW1で発 生したフィードスルーノイズは蓄積されない。逆に、ス ... そのまり、のは1人の晒にナコナスレーリードNのボ 5

基準電位に接続されている状態でスイッチSW1がオフされるため、スイッチSW1で発生したフィードスルーノイズがサンプリング容量C1に蓄えられてしまう。 【0020】しかるにこの実施例では、図5(e),

(f) に示すように、制御クロック ø 2 2のハイレベルからロウレベルへの変化が、制御クロック ø 2 1のハイレベルからロウレベルへの変化よりもΔ t だけ遅れるようにされている。そのため、スイッチSW1, SW4はSW4→SW1の順にオフされ、サンプリング容量C1にスイッチSW1で発生したフィードスルーノイズが蓄 10積されないようになる。

【0021】なお、この実施例では、制御クロックφ22のロウレベルからハイレベルへの変化も、制御クロックφ21のロウレベルからハイレベルへの変化よりもΔtだけ遅れるようにされている。つまり、スイッチSW4→SW1の順にオンするようにされているが、スイッチSW1のオン(サンプリング動作開始)の際にフィードスルーノイズが発生して容量C1に蓄積されても直ぐに入力信号に応じたレベルに変化するので、積分動作へのフィードスルーノイズよる影響はない。従って、この20実施例では、制御クロックφ22はハイレベルへの変化もロウレベルへの変化も制御クロックφ21よりもΔtだけ遅れていて良く、制御クロックφ21よりもΔtだけ遅れていて良く、制御クロックφ22は制御クロックφ21を単純にΔtだけ遅延させるだけで形成することができる。

【0022】一方、スイッチSW2、SW3がオンする 動作は、サンプリング→積分のときに起こる。この際 に、スイッチSW3→SW2の順にオンすると、スイッ チSW2のオン前はノードN2とN3は同電位(アナロ ググランド)であるため、SW3のオンの際に発生する フィードスルーノイズはサンプリング容量C1の充電電 圧にかかわらず一定である。逆に、スイッチSW2→S W3の順にオンすると、ノードN1の電位変動(入力電 位からグランド電位への変化)がサンプリング容量C1 を介してノードN2に伝わった後に、スイッチSW3に よってノードN2とN3が接続される。そのため、ノー ドN2はサンプリングされた入力電位に応じた電圧とな り、ノードN2とN3は同電位とならないのでスイッチ SW3のオン時に電圧依存性をもったフィードスルーノ イズが発生して積分時に加算されてしまい、積分結果の 40 精度がばらついてしまう。

【0023】しかるにこの実施例では、図5(c),

(d) に示すように、制御クロックφ12のロウレベルからハイレベルへの変化が、制御クロックφ11のロウレベルからハイレベルへの変化よりもΔtだけ遅れるようにされている。そのため、スイッチSW2, SW3はSW3→SW2の順にオンされるため、発生するフィードスルーノイズはサンプリング容量C1の充電電圧にかかわらず一定となり、フィードスルーノイズによる積分をできます。

6

【0024】なお、この実施例では、制御クロック $\phi$ 12のハイレベルからロウレベルへの変化も、制御クロック $\phi$ 11のハイレベルからロウレベルへの変化もりも $\Delta$ tだけ遅れるようにされている。つまり、スイッチSW3→SW2の順にオフするようにされているが、スイッチSW3のオフ(積分動作終了)の際にフィードスルーノイズが発生してもノードN1、N2、N3は共にグランド電位であるので、発生するフィードスルーノイズは一定であり積分結果への影響はない。従って、制御クロック $\phi$ 12のロウレベルからハイレベルへの変化もハイレベルからロウレベルへの変化も制御クロック $\phi$ 11より $\Delta$ tだけ遅れていて良く、制御クロック $\phi$ 11を単純に $\Delta$ tだけ遅延させるだけで形成することができる。

【0025】本発明の効果を確認するため、シミュレーションを実施した。図1の回路において、基準電圧(AGND)を2.1V、容量C1とC2の比を1:2とし、入力電圧3.3V、2.7V、2.1V、1.5V、0.9Vについて、制御クロックφ11~φ22を図6(A),(B),(C)に示すようなタイミングに設定してシミュレーションを行い、積分誤差を比較した。なお、図6において、(A)は本発明のタイミング、

- (B) は従来(特公平6-91419)のタイミング、
- (C) は (B) においてスイッチオンタイミングを本発明と逆の方向へずらしたときのタイミングである。

【0026】シミュレーションの結果は、入力電圧 $3.3V\sim0.9V$ の5点での積分結果の相対誤差ワースト値が(A)では0.5mV、(B)では0.7mV、

- (C) では5. 1 m V となった。これより、(A),
- (B) の間に大きな違いはなく結果も極めて良好である が、(C)において大きく劣化している事が確認でき る。(B)と(C)は、スイッチオン(すなわち制御ク ロックの立ち上り)のタイミングが同時か、やや悪い方 へずれているかの違いである。LSIへ実装したときに 配線容量等、デバイス特性の違いからクロックを完全同 時に到達させることは極めて困難である。つまり、クロ ックが (B) のように設定されている場合には、積分器 に到達したクロックのタイミングが(C)のようになっ て、回路の精度が低下してしまうことが充分考えられ る。従って、少なくともクロック発生回路では、制御ク ロックのタイミングを(A)に示すタイミングに設定し ておくのが良い。また、以上の観点から、クロックφ1  $2 と \phi 2 2 O \phi 1 1$ ,  $\phi 2 1$ に対する遅延量 $\Delta t$ は、ク ロック発生回路もしくはクロック入力端子から積分器ま でのクロック到達時間の最大ばらつきよりも若干大きく なるように設定しておくのが望ましい。△tは例えばイ ンバータのような論理回路のゲート遅延時間を利用して

【0027】図3は、本発明が適用された逆相積分型スペルをじている。2月間四の一字に関われた。

作ることができる。

R

逆相積分型スイッチドキャパシタ回路の構成は、図1に示す正相積分型スイッチドキャパシタ回路の構成と同一である。異なるのは、図1の実施例ではスイッチSW1が制御クロックφ22、/φ22によってまたスイッチSW2が制御クロックφ12、/φ12によってそれぞれオン・オフされるのに対し、図3の実施例の回路ではスイッチSW1が制御クロックφ12、/φ12によってまたスイッチSW2が制御クロックφ22、/φ22によってそれぞれオン・オフされるようにされている点のみである。各制御クロックφ11~φ22のタイミン10グは図1の場合と同様であり、図5に示されているタイミングのクロックが用いられる。

【0028】図4には図3のスイッチドキャパシタ回路 【0033】 をにおけるサンプリング時および積分動作時の各スイッチ グを設定すると SW1~SW4の状態が示されている。図5において、 るので、単純に 工1はリセット期間、T2は積分期間である。リセット に必要な2種類 期間T1中は制御クロック $\phi$ 21,  $\phi$ 22がハイレベ ができる。なな ル、 $\phi$ 11,  $\phi$ 12がロウレベルにされて、スイッチS して $\phi$ 22の代 と  $\phi$ 22が と  $\phi$ 3 に示すような状態にされ これによって、サンプリング容量C1の両端子がア に  $\phi$ 4 に必要な2種類 がリセットされる。

【0029】また、積分期間T2中は制御クロックφ11,φ12がハイレベル、φ21,φ22がロウレベルにされて、スイッチSW1~SW4は図4(b)に示すような状態にされる。これによって、サンプリング容量C1が入力端子INとオペアンプAMPの反転入力端子との間に接続されて、入力端子INに入力されている信号の電位に応じた電荷がサンプリング容量C1および積分容量C2に充電されてオペアンプによる積分動作が行30なわれる。

【0030】逆相積分回路の場合、問題となるのは、スイッチSW1, SW3のオン、オフのタイミングである。すなわち、スイッチSW1, SW3がオンするとき、スイッチSW3→SW1の順であれば、ノードN2、N3は、同電位であり発生するフィードスルーノイズは一定である。逆に、スイッチSW1→SW3の順であると、ノードN1の電位変動が容量C1を介してノードN2に伝わった後、ノードN2とN3が接続されるため、電圧依存性をもったフィードスルーノイズが積分時40に加算されてしまう。

【0031】一方、スイッチSW1,SW3がオフするとき、スイッチSW3 →SW1 の順であれば、ノードN 2とN3 は同電位であり、発生するフィードスルーノイズは一定である。逆に、スイッチSW1 →SW3 の順であると、スイッチSW1 で発生する電圧依存性をもったフィードスルーノイズが、容量C1 とスイッチSW3を介してノードN3 に伝わり、積分結果に加算されてしまう。考慮しなかったスイッチSW2,SW4 は、それがオン・オフェカス際にSW1 PSW3 がオフであるた

め、SW2とSW4のいずれが先にオンまたはオフして も積分ノードN3にフィードスルーノイズによる影響は 全くない

【0032】本実施例の逆相積分回路においては、図5に示されているタイミングのクロック $\phi11\sim\phi22$ を用いることにより、クロック $\phi12$ はそのハイレベルへの変化タイミングもロウレベルへの変化タイミングもクロック $\phi11$ よりも $\Delta$ tだけ遅れているので、 $SW3\rightarrow SW1$ の順でオンし $SW3\rightarrow SW1$ の順でオフするため、スイッチSW1,SW3がオンするときもオフするときもフィードスルーノイズによる積分精度のばらつきが防止される。

【0033】また、上記したようにスイッチのタイミングを設定すると、スイッチのオンとオフの順が同じになるので、単純にクロックを遅延させるだけで、各モードに必要な2種類のスイッチ制御クロックを生成することができる。なお、スイッチSW2を制御するクロックとしてφ22の代わりにスイッチSW4と同じクロックφ21を用いても良し、φ22をSW2とSW4に共通に用いても良い。

【0034】図7に、本発明に係るスイッチドキャパシタ回路をオーバサンプリング2次Δ-Σ型A/D変換器に適用した場合の実施例が示されている。

【0035】オーバサンプリング型のA/D変換器は、標本化定理に基づくナイキストサンプリング周波数(信号周波数帯域の2倍周波数)の数十~数百倍の高い周波数でサンプリングすることで量子化雑音の周波数分布を帯域外に分散させ、帯域外雑音を後段のデシメータ等のディジタルフィルタで除去することによって高精度の変換結果を得ることができる。Δーン型A/D変換器では、量子化雑音を高い周波数帯域に押し上げるノイズシェーピング効果があるため、さらに高いS/N特性が得られる。ノイズシェーピング効果は、積分次数が高くなるほど急峻となるが、2次Δーン型が一般的である。

【0036】図7に示されている2次ム-ン型A/D変換器は、端子61から入力されたアナログ信号が、1サンプリング前のディジタル信号出力結果をローカルD/A604でアナログに戻したものと減算を行なった後、積分器601で1回目のアナログ積分を実施する。続いてこの積分出力と、前述の1サンプリング前のデータとの減算をおこなった後、積分器602で2回目のアナログ積分を実施する。この結果を回路603のコンパレータで判定し、ディジタル信号出力を端子62より得ることができる。605および606は減算器である。図7に示されている積分器601と減算器605の機能を有する回路や積分器602と減算器606の機能を有する回路として、図1に示されている積分器にスイッチドキャパシタ608を追加した図8に示すような回路が用いられる。

【0037】 上記譜分哭601と609は 一方がサン

プリング動作しているときは他方は積分動作を行なうように制御される。また、積分器601、602で使用される制御クロックφ11~φ22を発生するクロック発生回路607が設けられている。デシメータ等のディジタルフィルタは、端子62の後段に接続される。

【0038】以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

【0039】以上の説明では主として本発明者によって 10 なされた発明をその背景となった利用分野である積分器 に適用した場合について説明したが、この発明はそれに 限定されるものでなく、スイッチドキャパシタ回路を使用したアナログ回路一般に利用することができる。

## [0040]


【発明の効果】本願において開示される発明のうち代表 的なものによって得られる効果を簡単に説明すれば下記 のとおりである。

【0041】すなわち、本発明によって、積分型スイッチドキャパシタ回路のスイッチで発生するフィードスル 20 ーノイズの電圧依存性が、積分結果に及ぼす影響を最低限に抑えることができる。

#### 【図面の簡単な説明】

【図1】本発明を適用した正相積分型スイッチドキャパシタ回路の一実施例を示す回路図である。

【図1】



【図4】

(a) 
$$\begin{array}{c} \text{IN} & \phi_{12} & \phi_{11} \\ & \text{SW1} & \text{C1} & \text{SW3} \\ & & \text{V} \phi_{22} & \text{SW4} \\ & & \text{V} \phi_{22} & \phi_{21} \\ \end{array}$$

$$\begin{array}{c} \text{IN} & \phi_{12} & \phi_{11} \\ & & \text{SW1} & \text{C1} & \text{SW3} \\ \end{array}$$

【図2】図1の正相積分型スイッチドキャパシタ回路の サンプリング動作時および積分動作時の各スイッチの状態を示す動作説明図である。

【図3】本発明を適用した逆相積分型スイッチドキャパ シタ回路の一実施例を示す回路図である。

【図4】図2の逆相積分型スイッチドキャパシタ回路の サンプリング動作時および積分動作時の各スイッチの状態を示す動作説明図である。

【図5】実施例のスイッチドキャパシタ回路に用いられ う るスイッチ制御用クロックのタイミングチャートであ ス

【図6】比較シミュレーションに用いたクロックのタイミングチャートである。

【図7】本発明に係るスイッチドキャパシタ回路をオーバサンプリング2次Δ-Σ型A/D変換器に適用した場合の実施例を示す回路構成図である。

【図8】図7のオーバサンプリング2次Δ-Σ型A/D 変換器を構成する積分器の構成例を示す回路図である。

【符号の説明】


(6)

IN 入力端子 SW1~SW4 スイッチ C1 サンプリング容量 C2 積分容量 AMP オペアンプ


φ11~φ22 制御クロック

[図2]


【図3】



【図5】



【図6】



【図7】

[図8]

